задержки определенной памяти призваны различные технологические приемы - это и применение статической памяти в кристалле динамической (EDRAM, VCM), и интеграция узкоспециализированных блоков, предназначенных CDRAM), и введение виртуальных скоростных каналов (разработка для выполнения определенного узенького круга операций (3D-RAM), и, в конце концов, совмещение большущих частот и узеньких шин (технологии RDRAM, SLDRAM и заслуги очень допустимой пропускной возможности раздельно RLDRAM).
Но, все это менее, чем доп средство для взятого цифрового тракта. Достичь высочайшей скорости коммутации шины (к примеру, для Direct RDRAM твердые технические ограничения в виде неотклонимого присутствия терминирования, реально до 400 MГц, но существует суровый запас) может быть, соблюдая поверхностного монтажа и емкостного ограничения на наружные выводы. Не считая этого предполагается "узенький зазор" (размах, Swing) меж логическими продолжительности переключения (дискретности уровней). уровнями сигналов в схемотехнике логических вентилей с целью минимизации Но, вместе увеличивать частоту следования синхроимпульсов и наращивать разрядность шины памяти очень тяжело, так как с повышением - неувязка угнетения помех: "широкие" шины означают, что разрядности встает неувязка интеграции микросхем, как следствие большее количество сигналов будет переключаться сразу, а означает, генерироваться больше высокочастотных (ВЧ) шумов. В итоге нужно сигналов в примыкающих разрядах, чтоб уменьшить перекрестные помехи прибегать к малоприятным "изощрениям" вроде перекашивания (Crosstalk) и вытекающие отсюда эффекты межсимвольной интерференции и шумового "каскадирования", общий уровень которого быть может полностью неприемлем. достаточно много. Неувязка состоит в том, что трудности, о которых пойдет В общем, проблем при разработке памяти и реализации ее в кремнии речь ниже, находятся постоянно и разрабу с ними приходится считаться в большей либо наименьшей степени. Часто приходится идти на компромисс… прохождение и ветвление сигнальных трасс - все это содействует появлению Высочайшие частоты, критические условия, огромные значения силы тока, самого небезопасного "неприятеля" цифровой электроники - ЭМИ, электромагнитной интерференции (EMI - ElectroMagnetic Interference), величина которой на квадрат частоты: EMI=kIAf прямо пропорциональна произведению работающего значения силы тока . На практике, при коммутациях, приближающихся к порогу сверхвысоких частот (начиная с 350 MГц), зависимость Существует две формы ЭМИ: общественная форма излучения (CMR - Common Mode больше приближается к кубической. Radiation) и дифференциальная форма излучения (DMR - Differential Mode Radiation). 1-ая охарактеризовывает локализованные шумы относительно ведет себя как антенна. Дифференциальная форма является результатом "земли", вносимые трассами ввода/вывода, поэтому как длинноватая сигнальная линия токовых петель, формирующихся меж сигнальными трассами и трассами земли. Эти петли ведут себя как магнитные антенны и на сто процентов зависят быть достаточен для превышения требований, выдвигаемых комитетом стандартизации от своей длины, общий уровень рассеиваемой энергии которых может электронных компонентов (FCC - Federal Communication Commette). В итоге возник ряд советов, которые нужно делать употреблять сплошное заземление и питающее основание, избегая для понижения уровня ЭМИ: разделения трасс питания и "экрана". Разделение делает целую совокупа токовых петель, увеличивая значение общего уровня излучения. При трасс (в особенности тактовых) с линиями заземления (экран), что делает прямые перекрестные помехи (Forward Crosstalk) этом стараться никогда не прибегать к взаимной направленности сигнальных как можно наиболее точно локализовать импеданс (полное сопротивление, Zo) печатных трасс, нарушение что содействует появлению эмиссий. разводке, что приводит к уменьшению общих утрат уровня сигнала, Направленность сигнальных линий просит особенной осторожности в их его затухания, шумового фона и влияния посторониих ЭМИ располагать подсистему памяти на расстоянии более 6.25 см параллельных портов, разъемов под клавиатуру, монитор и т.д.). Это (2.5 д) от различного рода коннекторов ввода/вывода (т. е. поочередных, понижает уровень общего фона интерференции. Особые способы изоляции также помогают решать подобные препядствия - главный момент в решении трудности уменьшения эмиссий от корпуса микросхемы тактового употреблять емкостные накопители линий питания для источника синхросигнала (наружного либо внутреннего). Размещение схожих емкостей генератора. Все емкости должны находиться как можно поближе к выводам питания. Номиналы емкостей должны подбираться исходя из резонансной верхнего спектра частот генератора частоты тактового генератора. К примеру, емкость 100pF подступает для минимизировать длину сигнальных трасс, по которым распространяются огромные частоты, что уменьшает размер токовых петель и влияние интерференции. - в неприятном случае требуются наиболее твердые калькуляции топологии Ширина трассы не влияет на ЭМИ, ежели речь не идет о спектре СВЧ и геометрии сигнальных трасс включать в цепь формирователей синхросигналов RC-фильтры для контроля времени результатом низких эмиссионных частот. Контролирование этих действий нарастания/спада синхроимпульса. Огромные продолжительности фронтов являются обязано происходить по способности без нарушений общих таймингов (временных схем) наружных выводов микросхемы. Выводы питающего напряжения должны примыкать пристально относиться к степени упаковки и плотности размещения к выводам заземления. Полосы питания должны локализоваться, понижая влияние петель питающих мощностей. Когда употребляется внутренняя понижения влияния ЭМИ можно достигнуть реализацией локального примыкания цепь ФАПЧ для формирования синхроимпульсов, значимого параллельных выводов питание-земля друг к другу стараться по способности употреблять дифференциальный протокол, достигнуть значимого улучшения таймингов памяти. Переход меж логическими уровнями верно определен на пересечении (в средней точке) 2-ух дифференциальных так как самое "нездоровое" место синхросигнала - это переход меж активными уровнями. В случае использования дифференциальных сигналов, можно сигналов, каждому из которых довольно только половины уровня перехода недифференциального синхроимпульса, что делает вероятным минимизировать использовать спектральную модуляцию тактового импульса (SSC - Spread время переключения меж активными уровнями Spectrum Clock), что дозволяет умеренно распределить ничтожно малые значения общего фона излучения по всему частотному диапазону килогерц (к примеру, 30-33 КГц, как это делается в Direct RDRAM). методом модулирования сигнала в частотном спектре пары 10-ов Маленькие специальные девиации разрешают удерживать сдвиг синхросигнала по временной оси менее, чем на 1 пикосекунду (ps) пусть даже не понижающий потребляемую мощность, понижает влияние вводить новейшие сигнальные протоколы - маленький уровень сигнала, ЭМИ Экспериментальные данные для данного круга задач также чрезвычайно важны, Время от времени можно достигнуть существенных улучшений внедрением различных как поиск новейших решений для уменьшения влияния электромагнитной интерференции. тактовых синтезаторов, генерирующих опорный синхросигнал, а именно, для подсистемы памяти. печатной плате грядущего модуля памяти. Хотя, в принципе, эта неувязка Последующий вопросец - это корректность разводки сигнальных трасс по идиентично актуальна для производства материнских плат, видеоадаптеров, звуковых и интерфейсных плат, также имеет большущее значение для К примеру, согласно требованиям по разводке печатных плат (PCB - Printed культуры производства. Circuit Board) для модулей памяти, установка компонентов может производиться как с одной, так и с обоих сторон. Рекомендуется встречное направление балансировки. Емкостные и резистивные развязки для устройств DRAM должны малой и наибольшей длин сигнальных трасс для улучшения критерий устанавливаться в конкретной близости от энергетических выводов - один из методов уменьшения влияния дифференциальной формы ЭМИ, рекомендуется по периметру модуля на внутренних сигнальных и энергетических возникающей вокруг сигнальных трасс в виде токовых петель. Не считая этого слоях создавать экранирующие кольца как можно большей ширины, где дозволяет топология. группы. Такое разделение введено поэтому, что различные сигнальные категории В общем, для модулей принято делить полосы сигналов на топологические имеют собственные топологии. Ежели не удаляться от темы, то, к примеру, в модуле SDR/DDR SDRAM DIMM существует 5 сигнальных категорий: для чего же ее топология электрически закольцована; Синхрогруппа обязана разводиться, исходя из требований наибольшей частоты синхронизации подсистемы памяти с наименьшим перекосом, Группа данных базирована на сбалансированной топологии типа "Т". Для нее регламентировано ограничение по перегрузке 10 Ом на вход каждой длин дросселей развязки: исходя из общей длины трассы меж выводом полосы, где длина сигнальной трассы разделяется на две подкатегории микросхемы памяти и системного контроллера, рекомендуется малая длина на модуле DIMM и наибольшая для трассы на материнской плате Группа контроля и адресации представляет сбалансированную схему (согласно спецификации, максимум - 7.5 см); двухсторонней комбинированной топологии - "double-side comb". Данная схема является критичной, верно согласована с параметрами конечными производителями. Это в особенности принципиально, поэтому как от длины модуля и монтируемых микросхем памяти, и обязана выполняться всеми сигнальной трассы впрямую зависит время прохождения сигнала, откуда и могут возникать задержки распространения сигнала (Propagation Delay) и следующее "искривление" Так как частота синхронизации наружных и внутренних цепей хоть какого временного протокола. совершенствующегося DRAM-интерфейса повсевременно возрастает, особенное внимание обязано уделяться целостности цифрового сигнала (Signal Integrity), его логическим сигнальных трасс, рассеиваемой мощности, теплорегуляции и уменьшению уровням, фоновым шумам, шумам коммутации, терминированию, топологии влияния ЭМИ. Для реализации цифрового тракта употребляются традиционные правила разводки печатной платы: применение обычных FR4-материалов фронтами наименее 2 нс, проектировщики должны строго соблюдать направление и ±15% допуски на обработку. Чтоб гарантировать "незапятнанный" сигнал с сигнальных трасс, их длину, ширину, полное сопротивление и емкостные нагрузочные свойства, устанавливаемые требованиями определенного слоями, а так же монтажный "зазор" меж устройствами памяти являются канала. Ширина диэлектрического слоя меж сигнальным и экранирующим более принципиальной факторизацией в сохранении канала с однородным полным сопротивлением и нагрузочными чертами емкостной составляющей. наращиваемые блоки памяти, сохраняя при всем этом полное сопротивление. Все сигнальные полосы канала должны размещаться Так, к примеру, канал RAMBus был разработан, чтоб поддерживать многократно строго параллельно, включая синхрогруппу и трассы сигналов управления. Для обеспечения стабильности цифрового сигнала, он должен быть реализован сигнальных зон нежелательны, а ежели употребляются, то экономно, так как в верхнем сигнальном слое мультислойной печатной платы - тут перекрытия они довольно сильно усугубляют качество сигнала и неблагоприятно влияют на полное сопротивление, также задержки распространения сигнала. экранирующих и сигнальных слоев, где обязано выполняться условие однородности Другое принципиальное общее требование для всех модулей памяти - чередование полного сопротивления согласования всех сигнальных трасс канала. В общем случае свой импеданс - 25 Ом, а с учетом полной перегрузки 28 Ом и 56 Ом соответственно). Как говорилось ранее, полное сопротивление на канал - 50 Ом (к примеру, для модулей RIMM этот параметр оставит полосы зависит от ее ширины, толщины диэлектрических слоев и монтажного "зазора". Абсолютное значение полного сопротивления канала всех сигнальных линий, также монтирующихся активных и пассивных не настолько принципиально, как обеспечение поперечного согласования полного сопротивления компонентов. Малая длина энергетических и экранирующих трасс критична в решении задачки уменьшения эффектов появления индуктивности наращивать соотношение и ее контроля - очень огромное значение индуктивности полосы будет di/dt и, следовательно, мешать при необходимости быстро уменьшить потребляемый ток и "погрузиться" Этот вопросец не является крайним по значимости, так как для роста в режим экономии энергии. частоты функционирования памяти и (либо) роста разрядности микросхемы, также введения доп сигналов (сигнальных групп) нужно типа TSOP (Thin Small Outline Package) можно считать исчерпанным, наращивать количество выводов. Тут потенциал корпусов так как они владеют достаточно низкой помехозащищенностью, и очень ограниченной возможностью наращивания числа выводов, принимая во внимание же препядствия значимого роста частоты синхронизации микросхемы непропорциональное повышение габаритных размеров корпуса. При рассмотрении в корпусах TSOP выявляются суровые недочеты: чрезвычайно мощное влияние общего шумового фона (довольно вспомнить о сильнейшем возрастании огромных частот), материал и разработка производства данного типа корпуса. уровня ЭМИ), длинна и размещение сигнальных выводов (критично для В связи с сиим, комитетом по стандартизации EIAJ в 1997 году для микросхем памяти был стандартизирован корпус µBGA (микро-матрица габаритные размеры (к примеру, базисный корпус: габаритные размеры - шариковидных выводов). Этот корпус имеет чрезвычайно много плюсов: малые 8х12 мм, расстояние меж выводами - 0.75 мм), огромные способности потенциального роста количества выводов (базисный корпус при матрице корпус с высочайшим показателем диэлектрической проницаемости e 8х15 имеет 120 выводов), очень высочайшая помехозащищенность (спец ), применение особых способов заливки эпоксидами, введение инкапсулирующих защитного кожуха для обеспечения действенного отвода тепла. Метод (герметизирующих) и твердых колец, твердого основания и спец монтажа микросхемы уменьшает влияние посторониих ЭМИ (от остальных компонентов) на собственные выводы до минимума. типа CSP (Chip Scale Package), использующие упаковку µBGA: Так, к примеру, для Direct RDRAM предусмотрены два корпуса монтажа 54-выводной устройство EBD (Edge-Bonded Device) для 64/72 Mбит-микросхем, и 74-выводная микросхема CBD (Center-Bonded Device) для 128/144 и Потому, переход на корпус µBGA обеспечивает постоянные электрические 256/288 Mбит-приборов. свойства при большой частоте синхронизации (корпус сертифицирован для внедрения в нижнем спектре СВЧ при критических критериях), очень при незначимом увеличении габаритных размеров и т.д. Обратной высшую помехозащищенность, большой запас по наращиванию числа выводов же стороной медали является стоимость, несколько крупная чем у корпусов типа TSOP, что разъясняется наиболее высочайшим уровнем технологии производства. и т.д. чисто субъективное, так как они все очень актуальны Разделение данных вопросцев на "1-ый", "2-ой" и неразрывно соединены вместе. В корне рассматриваемой препядствия стоит конкретно электрический протокол, поэтому как конкретно от хоть какого протокола состоит в конечных значениях логических уровней (напряжение, него отталкивается разраб. Как уже было сказано, эффективность соответственное логическому "0" и "1") и размахе (разности меж уровнями логического "0" и "1"). то от второго параметра впрямую зависит быстродействие. Понижая Ежели на 1-ый параметр влияет разработка производства кристалла и используемая структура шины, напряжение логических уровней, мы добиваемся уменьшения потребляемой и рассеиваемой мощности. Понижая 2-ой параметр, мы уменьшаем время, быстродействие. Разделение сигналов на группы по логическим уровням требуемое на переключение транзистора - следовательно, увеличиваем содействует уменьшению влияния ЭМИ и увеличению эффективности протокола. К примеру, разработка Rambus базирована на новеньком электрическом интерфейсе частоту 800 MГц и употреблять раздельно обычный CMOS-интерфейс сигналов RSL (Rambus Signaling Levels), дающем возможность получить результирующую ввода-вывода управления ядра ASIC. Скоростной протокол сигналов RSL употребляет низковольтный размах номинальных напряжений логического "0" логические значения "0" и "1" представляются как (1.8 В) и логической "1" (1.0 В) с разностью 800 мВ. За счет наружного опорного напряжения обычного CMOS-интерфейса, 2.5 В и 1.7 В соответственно, т.е. размах составляет все те же 0.8 В. Для обычных модулей SDR/DDR SDRAM DIMM употребляется низковольтная Logic) с интерфейсом 3.3 В, а для неких современных вариантов транзисторно-транзисторная логика 3.3V-LVTTL (Low Voltage Transistor-Transistor SDR/DDR PC133 и Registered DIMM намечается скорый переход с применением наиболее совершенного варианта терминирующей логики - SSTL_3 (Stub Series Последующим шагом, направленным на уменьшение задержек, связанных со Terminated Logic) с следующим переходом на SSTL_2. временем переключения транзистора меж активными логическими уровнями, является введение дифференциального протокола - переключение меж достижении конечного значения напряжения, а несколько ранее. Введение уровнями логического "0" и "1" происходит не по же полосы опорного напряжения помогает осуществлять прецизионный контроль за возможными амплитудными девиациями протокола. К примеру, в RSL, "1" соответствует промежутку 1.2-1.0 В, а уровень логического при использовании полосы опорного напряжения 1.4 В, уровень логической "0" - 1.6-1.8 В. Потому значение 1.2 В можно считать "1", а уровень 1.6 В - "0", при этом настоящая логическая дискретность является точка пересечения настоящего и дополняющего сигналов (V сейчас составляет всего-навсего 0.4 В. Контрольным порогом срабатывания - cross-point), уровень которой составляет 50% от разности уровня опорного напряжения и порога переключения меж активными уровнями, дозволяет не только лишь восполнить задержки на переключение, да и оговоренных сигнальным протоколом. Данная псевдодифференциальная схема существенно понизить влияние ЭМИ за счет уменьшения продолжительности шума коммутации сигнала. к уровню высочайшего напряжения (HVR - High Voltage Rail), который канал Так, в отличие от протокола EDO DRAM (5V-LVTTL), SDRAM (3.3V-LVTTL) и DDR SDRAM (SSTL_2.5), сигнальные полосы RDRAM (RSL) параллельно терминированы интерпретирует как логический "0", и к уровню низкого напряжения (LVR - Low Voltage Rail) - логическая "1". Таковым образом, используя инверсную Чтоб вывести все единицы, микросхема потребляет требуемое количество логику, при передаче нулей устройство RDRAM полностью не потребляет ток. тока от собственного текущего состояния, генерируя напряжение, соответственное низкому уровню. Этот способ терминирования учитывает минимальную типичную уровней в/из микросхемы памяти. Сигнальный интерфейс канала приема/передачи рассеиваемую мощность ввода/вывода при передаче случайных логических также просит терминирующего (V ) одним-единственным источником - регулятором напряжения (Voltage Generator) напряжений для согласования протоколов, оба которых могут быть сгенерированы системы. Как традиционно, для развязки экранирующих и энергетических зон употребляются Capacitor), и параллельно блокировочные (сглаживающие, шунтирующие) емкости поочередно 100nF высокочастотные проходные конденсаторы (Bypass (Bulk Capacitor) огромных номиналов - 1 µF и 100 µF. Терминирующие резисторы должны быть согласованы с полным сопротивлением канала - быть поверхностными (SMD - Surface Mount Device) либо дискретными (DMD традиционно 25 Ом и 50 Ом. Типы упаковки применяемых сопротивлений могут - Discrete Mount Device) - типа 0603 либо 0805. Номиналы, огромные, чем 0805, использовать не рекомендуется, так как на больших частотах Оценить перспективность рассматриваемых современных протоколов можно их собственная индуктивность делает внедрение данного типа неэффективным. также с помощью определенных фактов. Для логики 1.8V-RSL выходная мощность на одном выводе, при условии, что контроллер записывает все "1" всех "0" (малая перегрузка) - 0 mW на трассу, при случайной (критическая нагрузка) составит 16 mW на трассу, при условии записи записи "0" и "1" (средняя мощность) - 8 mW. При подобных критериях, принимая во внимание, что суммарная емкостная и 10 pF на два вывода микросхемы памяти) на одну линию "контроллер-микросхема" перегрузка составляет 20 pF (5pF на вывод контроллера, 5 pF на трассу и частота коммутации системной шины составляет 100 МГц, используя LVTTL-протокол, имеем: 10.9 мВт при критической нагрузке, 0 мВт при Для протокола SSTL_2 данные характеристики составят: 16 мВт при наибольшей малой перегрузке, средняя мощность - 5.5 мВт. перегрузке, при малой перегрузке - 14.2 мВт и средняя мощность - 15.1 мВт. Обычные и критические уровни сигналов, присутствующие на выводах Как традиционно, для развязки экранирующих и энергетических зон употребляются поочередно 100nF высокочастотные проходные конденсаторы (Bypass Capacitor), и параллельно блокировочные (сглаживающие, шунтирующие) емкости (Bulk Capacitor) огромных номиналов - 1 µF и 100 µF. Терминирующие резисторы должны быть согласованы с полным сопротивлением канала - традиционно 25 Ом и 50 Ом. Типы упаковки применяемых сопротивлений могут быть поверхностными (SMD - Surface Mount Device) либо дискретными (DMD - Discrete Mount Device) - типа 0603 либо 0805. Номиналы, огромные чем 0805, использовать не рекомендуется, так как на больших частотах их собственная индуктивность делает внедрение данного типа неэффективным. микросхем, являются промежными относительно LVTTL и SSTL уровней. Масштабное возникновение протоколов разновидностей SSTL и LVTTL существует удалены, как таковые, но эти модификации имеют достаточно маленькое там, где номиналы резисторов могут быть уменьшены либо на сто процентов значение запаса времени (Timing Margins) и препятствуют переходу на наиболее совершенные высокочастотные разработки и проекты. Маломощный разрабам высшую упругость, маленький уровень рассеиваемой мощности интерфейс DRAM при наиболее действенной ширине полосы пропускания представляет и переход на принципиально новейшие технологические процессы производства чипов и способы упаковки микросхемы. Rambus (RMC - Rambus Memory Controller), внедрение данной технологии дозволяет отрешиться от спец Потому, к примеру, в неких высокоэффективных версиях контроллера жаростойкого корпуса. Чтоб уменьшить потребляемую мощность и, как следствие, уровень рассеиваемого тепла, микросхемы Concurrent и Direct питанием и рекалибровки цепей, что увеличивает эффективность их использования, RDRAM имеют собственные внутренние "интеллектуальные" блоки управления делает все условия для наибольшей экономии потребляемой энергии и уменьшает влияние 3s-вариаций. многоуровневый RSL сигнальный протокол QRSL (Quad RSL), основанный Отдельного упоминания заслуживает принципиально улучшенный на использовании кода Грэя (Gray). Смысл его внедрения сводится к тому, что удвоить пропускную способность можно не только лишь временным нарастающий и спадающие фронты являются старт-позициями для приема-передачи "уплотнением" сигналов данных относительно синхросигнала, где бита данных (разработка DDR: DDR SDRAM, RDRAM, SLDRAM, RLDRAM), а и кодировкой логических состояний. При всем этом сопоставимость по уровням с протоколом RSL_1.8 на сто процентов сохраняется, Сейчас логические уровни смотрятся последующим образом: 00 - 1.8 но добавляются еще два промежных для кодировки двухбитных последовательностей. В (V ), 01 - 1.53 В, 11 - 1.27 В, 10 - 1.00 В. Так как контроля девиаций, то кроме уже имеющегося в RSL основного V высокоточные логические уровни требуют неотклонимого присутствия линий =1.4 В (сейчас 01-11), в QRSL введены еще два доп уровня опорного =1.67 В (00-01) и V напряжения: V =1.13 В (11-10) - так именуемые псевдодифференциальные приемники с 3-мя приема-передачи данных можно достигнуть и способом кодировки последовательностей. разными точками входа опорного напряжения. Таковым образом, уплотнение Другими словами, при использовании SDR-интерфейса сигнала с применением протокола QRSL можно достигнуть фактического удвоения пропускной возможности. Ежели применять к тому же DDR-интерфейс, то можно получить 4bit "отдачу" разность меж примыкающими логическими уровнями составляет около 267 мВ. за один такт. Сейчас при разности верхней и нижней точки в 800 мВ, При всем этом импеданс разрабатываемой системы должен составлять неординарные 40W. Естественно, что таковая модификация востребует неких дополнений конец (применяется еще с момента RSL), и новейшие цепи управления (Driver) в общий интерфейс подсистемы - это и терминирование строго в один и приема (Receiver), включающие встроенные приемники, и общий дифференциальный синхросигнал, верно синхронизирующий данные на схожей всю свою привлекательность, новенькая разработка нацелена в первую с RSL частоте, и, в конце концов, общий двунаправленный канал. Невзирая на очередь на игровые приставки и аркадные автоматы, но не исключена возможность использования данной технологии в подсистемах ПК с замкнутым в видеоадаптерах. циклом синхронизации без способности модульного расширения - к примеру, В конце концов, как пример современной концепции протоколов, разглядим двухуровневую логику Quad Seri-alizer/Deserializer (Q-SerDes), которая относится типа "чип-чип" либо соединений второго плана (BackPlane Interconnect), быстрее к коммуникационным протоколам и создана для соединений поддерживая интерфейс Plesichronous - и Mesochronous-систем. Это дает возможность, к примеру, реализации высокоскоростной магистрали для многочиповых поддерживаемых каналов, и, как итог, подключаемых модулей памяти. решений - соединение пары ядер управления для расширения количества Но, как считает Rambus, данный протокол отыщет свое применение, в основном, в сетевом оборудовании. четырехканальное библиотечное макроядро (QRSC - Quad Rambus SerDes Аппаратным "сердечком" протокола является масштабируемое Cell), принадлежащее семейству специфичных встроенных цепей (ASIC) - прямой аналог макроядра интерфейса RDRAM (RAC), содержащий терминирована к встроенной в чип параллельной перегрузке 50-75 четыре передающих и четыре приемных канала, любая линия которых раздельно W. Новая разработка интеграции макроядра поочередных коммуникаций RSC (Rambus SerDes Cell) предоставляет возможность асинхронного обмена уровня рассеиваемой мощности. К главным особенностям этого протокола данными меж 2-мя управляющими контроллерами с обеспечением малого относятся: настоящий дифференциальный низковольтный программируемый размах логических уровней (±500 мВ), программируемый поочередный установка значения выходного тока с помощью наружного опорного резистора, токовый передатчик, цепи управления текущего контроля состояния выходов, контроль девиации импеданса канала 50W дифференциально (20 мА драйвера), кодирование/декодирование данных строго по тактовому импульсу по приемо-передатчиков, содержащие поочередные цепи обратной связи, схеме типа 8В/10В. Независящие блоки ре-калибровки синхронизации повсевременно выслеживают разные причины девиации синхросигнала, "перестраивая" его, и поддерживают режим задержки "линковки" приемных (RX) предполагается строго однонаправленное соединение топологии типа и передающих (TX) каналов с интервалом, наименее чем 5 нс. Не считая этого "точка-точка", передающие множественные биты, применение вправду настоящей дифференциальной логики, где употребляется два передающих (CFM-аналог) и приемных (CTM-аналог) синхросингалов не вывода для приемника и передатчика на один сигнал. Независящие источники непременно должны генерировать строго однообразные синхроимпульсы, но они должны употреблять как можно наименьший временной "разброс". задатчики частоты (Embedded Clock Source) со значениями 250 MГц либо Так, Q-SerDes, в отличие от других протоколов, употребляет внутренние 312.5 MГц. При всем этом достигается пропускная способность в 250 Mбит/с либо 312.5 Mбит/с на один вывод. Но, с учетом параллельного интерфейса на сдвиговые регистры, пропускная способность растет в 10 раз. соединения приемо-передатчиков, передающих 10bit кодированные данные Терминирование, ставшее неотклонимым в современных ВЧ-проектах, в данном случае имеет внутреннюю программируемую реализацию средством Переход на такового рода сигнальные протоколы связан с неуввязками ранее упомянутого наружного опорного резистора. технологического нрава: снижение питания значит переход на другую норму производства кристаллов, что предугадывает переоснащение аппаратура для контроля над операциями, осциллоскопы для снятия тайминговых производственных мощностей. Как следствие этого, требуется спец черт "зондируемого" чипа и особые имитаторы критических критерий. Огромное значение имеет время "зондирования", или специально разработанные серийные тестеры, что, в конечном итоге, так как для его уменьшения будет нужно или огромное количество осциллоскопов, также значит удорожание конечного продукта. Не считая этого, новенькая разработка производства обязана быть освоена и технически реализуема, что подразумевает - высокоточный контроль и очень высшую культуру производства. как можно больший процент выхода годных с одной пластинки, а означает В конце концов, введение в интерфейс DRAM доп сигналов тестирования, управления и контроля, присутствие которых безизбежно в современных раз стоимость, которую мы платим за преодолеваемые трудности… ВЧ-проектах, наращивает сложность конечного изделия, а означает в очередной
Но, все это менее, чем доп средство для взятого цифрового тракта. Достичь высочайшей скорости коммутации шины (к примеру, для Direct RDRAM твердые технические ограничения в виде неотклонимого присутствия терминирования, реально до 400 MГц, но существует суровый запас) может быть, соблюдая поверхностного монтажа и емкостного ограничения на наружные выводы. Не считая этого предполагается "узенький зазор" (размах, Swing) меж логическими продолжительности переключения (дискретности уровней). уровнями сигналов в схемотехнике логических вентилей с целью минимизации Но, вместе увеличивать частоту следования синхроимпульсов и наращивать разрядность шины памяти очень тяжело, так как с повышением - неувязка угнетения помех: "широкие" шины означают, что разрядности встает неувязка интеграции микросхем, как следствие большее количество сигналов будет переключаться сразу, а означает, генерироваться больше высокочастотных (ВЧ) шумов. В итоге нужно сигналов в примыкающих разрядах, чтоб уменьшить перекрестные помехи прибегать к малоприятным "изощрениям" вроде перекашивания (Crosstalk) и вытекающие отсюда эффекты межсимвольной интерференции и шумового "каскадирования", общий уровень которого быть может полностью неприемлем. достаточно много. Неувязка состоит в том, что трудности, о которых пойдет В общем, проблем при разработке памяти и реализации ее в кремнии речь ниже, находятся постоянно и разрабу с ними приходится считаться в большей либо наименьшей степени. Часто приходится идти на компромисс… прохождение и ветвление сигнальных трасс - все это содействует появлению Высочайшие частоты, критические условия, огромные значения силы тока, самого небезопасного "неприятеля" цифровой электроники - ЭМИ, электромагнитной интерференции (EMI - ElectroMagnetic Interference), величина которой на квадрат частоты: EMI=kIAf прямо пропорциональна произведению работающего значения силы тока . На практике, при коммутациях, приближающихся к порогу сверхвысоких частот (начиная с 350 MГц), зависимость Существует две формы ЭМИ: общественная форма излучения (CMR - Common Mode больше приближается к кубической. Radiation) и дифференциальная форма излучения (DMR - Differential Mode Radiation). 1-ая охарактеризовывает локализованные шумы относительно ведет себя как антенна. Дифференциальная форма является результатом "земли", вносимые трассами ввода/вывода, поэтому как длинноватая сигнальная линия токовых петель, формирующихся меж сигнальными трассами и трассами земли. Эти петли ведут себя как магнитные антенны и на сто процентов зависят быть достаточен для превышения требований, выдвигаемых комитетом стандартизации от своей длины, общий уровень рассеиваемой энергии которых может электронных компонентов (FCC - Federal Communication Commette). В итоге возник ряд советов, которые нужно делать употреблять сплошное заземление и питающее основание, избегая для понижения уровня ЭМИ: разделения трасс питания и "экрана". Разделение делает целую совокупа токовых петель, увеличивая значение общего уровня излучения. При трасс (в особенности тактовых) с линиями заземления (экран), что делает прямые перекрестные помехи (Forward Crosstalk) этом стараться никогда не прибегать к взаимной направленности сигнальных как можно наиболее точно локализовать импеданс (полное сопротивление, Zo) печатных трасс, нарушение что содействует появлению эмиссий. разводке, что приводит к уменьшению общих утрат уровня сигнала, Направленность сигнальных линий просит особенной осторожности в их его затухания, шумового фона и влияния посторониих ЭМИ располагать подсистему памяти на расстоянии более 6.25 см параллельных портов, разъемов под клавиатуру, монитор и т.д.). Это (2.5 д) от различного рода коннекторов ввода/вывода (т. е. поочередных, понижает уровень общего фона интерференции. Особые способы изоляции также помогают решать подобные препядствия - главный момент в решении трудности уменьшения эмиссий от корпуса микросхемы тактового употреблять емкостные накопители линий питания для источника синхросигнала (наружного либо внутреннего). Размещение схожих емкостей генератора. Все емкости должны находиться как можно поближе к выводам питания. Номиналы емкостей должны подбираться исходя из резонансной верхнего спектра частот генератора частоты тактового генератора. К примеру, емкость 100pF подступает для минимизировать длину сигнальных трасс, по которым распространяются огромные частоты, что уменьшает размер токовых петель и влияние интерференции. - в неприятном случае требуются наиболее твердые калькуляции топологии Ширина трассы не влияет на ЭМИ, ежели речь не идет о спектре СВЧ и геометрии сигнальных трасс включать в цепь формирователей синхросигналов RC-фильтры для контроля времени результатом низких эмиссионных частот. Контролирование этих действий нарастания/спада синхроимпульса. Огромные продолжительности фронтов являются обязано происходить по способности без нарушений общих таймингов (временных схем) наружных выводов микросхемы. Выводы питающего напряжения должны примыкать пристально относиться к степени упаковки и плотности размещения к выводам заземления. Полосы питания должны локализоваться, понижая влияние петель питающих мощностей. Когда употребляется внутренняя понижения влияния ЭМИ можно достигнуть реализацией локального примыкания цепь ФАПЧ для формирования синхроимпульсов, значимого параллельных выводов питание-земля друг к другу стараться по способности употреблять дифференциальный протокол, достигнуть значимого улучшения таймингов памяти. Переход меж логическими уровнями верно определен на пересечении (в средней точке) 2-ух дифференциальных так как самое "нездоровое" место синхросигнала - это переход меж активными уровнями. В случае использования дифференциальных сигналов, можно сигналов, каждому из которых довольно только половины уровня перехода недифференциального синхроимпульса, что делает вероятным минимизировать использовать спектральную модуляцию тактового импульса (SSC - Spread время переключения меж активными уровнями Spectrum Clock), что дозволяет умеренно распределить ничтожно малые значения общего фона излучения по всему частотному диапазону килогерц (к примеру, 30-33 КГц, как это делается в Direct RDRAM). методом модулирования сигнала в частотном спектре пары 10-ов Маленькие специальные девиации разрешают удерживать сдвиг синхросигнала по временной оси менее, чем на 1 пикосекунду (ps) пусть даже не понижающий потребляемую мощность, понижает влияние вводить новейшие сигнальные протоколы - маленький уровень сигнала, ЭМИ Экспериментальные данные для данного круга задач также чрезвычайно важны, Время от времени можно достигнуть существенных улучшений внедрением различных как поиск новейших решений для уменьшения влияния электромагнитной интерференции. тактовых синтезаторов, генерирующих опорный синхросигнал, а именно, для подсистемы памяти. печатной плате грядущего модуля памяти. Хотя, в принципе, эта неувязка Последующий вопросец - это корректность разводки сигнальных трасс по идиентично актуальна для производства материнских плат, видеоадаптеров, звуковых и интерфейсных плат, также имеет большущее значение для К примеру, согласно требованиям по разводке печатных плат (PCB - Printed культуры производства. Circuit Board) для модулей памяти, установка компонентов может производиться как с одной, так и с обоих сторон. Рекомендуется встречное направление балансировки. Емкостные и резистивные развязки для устройств DRAM должны малой и наибольшей длин сигнальных трасс для улучшения критерий устанавливаться в конкретной близости от энергетических выводов - один из методов уменьшения влияния дифференциальной формы ЭМИ, рекомендуется по периметру модуля на внутренних сигнальных и энергетических возникающей вокруг сигнальных трасс в виде токовых петель. Не считая этого слоях создавать экранирующие кольца как можно большей ширины, где дозволяет топология. группы. Такое разделение введено поэтому, что различные сигнальные категории В общем, для модулей принято делить полосы сигналов на топологические имеют собственные топологии. Ежели не удаляться от темы, то, к примеру, в модуле SDR/DDR SDRAM DIMM существует 5 сигнальных категорий: для чего же ее топология электрически закольцована; Синхрогруппа обязана разводиться, исходя из требований наибольшей частоты синхронизации подсистемы памяти с наименьшим перекосом, Группа данных базирована на сбалансированной топологии типа "Т". Для нее регламентировано ограничение по перегрузке 10 Ом на вход каждой длин дросселей развязки: исходя из общей длины трассы меж выводом полосы, где длина сигнальной трассы разделяется на две подкатегории микросхемы памяти и системного контроллера, рекомендуется малая длина на модуле DIMM и наибольшая для трассы на материнской плате Группа контроля и адресации представляет сбалансированную схему (согласно спецификации, максимум - 7.5 см); двухсторонней комбинированной топологии - "double-side comb". Данная схема является критичной, верно согласована с параметрами конечными производителями. Это в особенности принципиально, поэтому как от длины модуля и монтируемых микросхем памяти, и обязана выполняться всеми сигнальной трассы впрямую зависит время прохождения сигнала, откуда и могут возникать задержки распространения сигнала (Propagation Delay) и следующее "искривление" Так как частота синхронизации наружных и внутренних цепей хоть какого временного протокола. совершенствующегося DRAM-интерфейса повсевременно возрастает, особенное внимание обязано уделяться целостности цифрового сигнала (Signal Integrity), его логическим сигнальных трасс, рассеиваемой мощности, теплорегуляции и уменьшению уровням, фоновым шумам, шумам коммутации, терминированию, топологии влияния ЭМИ. Для реализации цифрового тракта употребляются традиционные правила разводки печатной платы: применение обычных FR4-материалов фронтами наименее 2 нс, проектировщики должны строго соблюдать направление и ±15% допуски на обработку. Чтоб гарантировать "незапятнанный" сигнал с сигнальных трасс, их длину, ширину, полное сопротивление и емкостные нагрузочные свойства, устанавливаемые требованиями определенного слоями, а так же монтажный "зазор" меж устройствами памяти являются канала. Ширина диэлектрического слоя меж сигнальным и экранирующим более принципиальной факторизацией в сохранении канала с однородным полным сопротивлением и нагрузочными чертами емкостной составляющей. наращиваемые блоки памяти, сохраняя при всем этом полное сопротивление. Все сигнальные полосы канала должны размещаться Так, к примеру, канал RAMBus был разработан, чтоб поддерживать многократно строго параллельно, включая синхрогруппу и трассы сигналов управления. Для обеспечения стабильности цифрового сигнала, он должен быть реализован сигнальных зон нежелательны, а ежели употребляются, то экономно, так как в верхнем сигнальном слое мультислойной печатной платы - тут перекрытия они довольно сильно усугубляют качество сигнала и неблагоприятно влияют на полное сопротивление, также задержки распространения сигнала. экранирующих и сигнальных слоев, где обязано выполняться условие однородности Другое принципиальное общее требование для всех модулей памяти - чередование полного сопротивления согласования всех сигнальных трасс канала. В общем случае свой импеданс - 25 Ом, а с учетом полной перегрузки 28 Ом и 56 Ом соответственно). Как говорилось ранее, полное сопротивление на канал - 50 Ом (к примеру, для модулей RIMM этот параметр оставит полосы зависит от ее ширины, толщины диэлектрических слоев и монтажного "зазора". Абсолютное значение полного сопротивления канала всех сигнальных линий, также монтирующихся активных и пассивных не настолько принципиально, как обеспечение поперечного согласования полного сопротивления компонентов. Малая длина энергетических и экранирующих трасс критична в решении задачки уменьшения эффектов появления индуктивности наращивать соотношение и ее контроля - очень огромное значение индуктивности полосы будет di/dt и, следовательно, мешать при необходимости быстро уменьшить потребляемый ток и "погрузиться" Этот вопросец не является крайним по значимости, так как для роста в режим экономии энергии. частоты функционирования памяти и (либо) роста разрядности микросхемы, также введения доп сигналов (сигнальных групп) нужно типа TSOP (Thin Small Outline Package) можно считать исчерпанным, наращивать количество выводов. Тут потенциал корпусов так как они владеют достаточно низкой помехозащищенностью, и очень ограниченной возможностью наращивания числа выводов, принимая во внимание же препядствия значимого роста частоты синхронизации микросхемы непропорциональное повышение габаритных размеров корпуса. При рассмотрении в корпусах TSOP выявляются суровые недочеты: чрезвычайно мощное влияние общего шумового фона (довольно вспомнить о сильнейшем возрастании огромных частот), материал и разработка производства данного типа корпуса. уровня ЭМИ), длинна и размещение сигнальных выводов (критично для В связи с сиим, комитетом по стандартизации EIAJ в 1997 году для микросхем памяти был стандартизирован корпус µBGA (микро-матрица габаритные размеры (к примеру, базисный корпус: габаритные размеры - шариковидных выводов). Этот корпус имеет чрезвычайно много плюсов: малые 8х12 мм, расстояние меж выводами - 0.75 мм), огромные способности потенциального роста количества выводов (базисный корпус при матрице корпус с высочайшим показателем диэлектрической проницаемости e 8х15 имеет 120 выводов), очень высочайшая помехозащищенность (спец ), применение особых способов заливки эпоксидами, введение инкапсулирующих защитного кожуха для обеспечения действенного отвода тепла. Метод (герметизирующих) и твердых колец, твердого основания и спец монтажа микросхемы уменьшает влияние посторониих ЭМИ (от остальных компонентов) на собственные выводы до минимума. типа CSP (Chip Scale Package), использующие упаковку µBGA: Так, к примеру, для Direct RDRAM предусмотрены два корпуса монтажа 54-выводной устройство EBD (Edge-Bonded Device) для 64/72 Mбит-микросхем, и 74-выводная микросхема CBD (Center-Bonded Device) для 128/144 и Потому, переход на корпус µBGA обеспечивает постоянные электрические 256/288 Mбит-приборов. свойства при большой частоте синхронизации (корпус сертифицирован для внедрения в нижнем спектре СВЧ при критических критериях), очень при незначимом увеличении габаритных размеров и т.д. Обратной высшую помехозащищенность, большой запас по наращиванию числа выводов же стороной медали является стоимость, несколько крупная чем у корпусов типа TSOP, что разъясняется наиболее высочайшим уровнем технологии производства. и т.д. чисто субъективное, так как они все очень актуальны Разделение данных вопросцев на "1-ый", "2-ой" и неразрывно соединены вместе. В корне рассматриваемой препядствия стоит конкретно электрический протокол, поэтому как конкретно от хоть какого протокола состоит в конечных значениях логических уровней (напряжение, него отталкивается разраб. Как уже было сказано, эффективность соответственное логическому "0" и "1") и размахе (разности меж уровнями логического "0" и "1"). то от второго параметра впрямую зависит быстродействие. Понижая Ежели на 1-ый параметр влияет разработка производства кристалла и используемая структура шины, напряжение логических уровней, мы добиваемся уменьшения потребляемой и рассеиваемой мощности. Понижая 2-ой параметр, мы уменьшаем время, быстродействие. Разделение сигналов на группы по логическим уровням требуемое на переключение транзистора - следовательно, увеличиваем содействует уменьшению влияния ЭМИ и увеличению эффективности протокола. К примеру, разработка Rambus базирована на новеньком электрическом интерфейсе частоту 800 MГц и употреблять раздельно обычный CMOS-интерфейс сигналов RSL (Rambus Signaling Levels), дающем возможность получить результирующую ввода-вывода управления ядра ASIC. Скоростной протокол сигналов RSL употребляет низковольтный размах номинальных напряжений логического "0" логические значения "0" и "1" представляются как (1.8 В) и логической "1" (1.0 В) с разностью 800 мВ. За счет наружного опорного напряжения обычного CMOS-интерфейса, 2.5 В и 1.7 В соответственно, т.е. размах составляет все те же 0.8 В. Для обычных модулей SDR/DDR SDRAM DIMM употребляется низковольтная Logic) с интерфейсом 3.3 В, а для неких современных вариантов транзисторно-транзисторная логика 3.3V-LVTTL (Low Voltage Transistor-Transistor SDR/DDR PC133 и Registered DIMM намечается скорый переход с применением наиболее совершенного варианта терминирующей логики - SSTL_3 (Stub Series Последующим шагом, направленным на уменьшение задержек, связанных со Terminated Logic) с следующим переходом на SSTL_2. временем переключения транзистора меж активными логическими уровнями, является введение дифференциального протокола - переключение меж достижении конечного значения напряжения, а несколько ранее. Введение уровнями логического "0" и "1" происходит не по же полосы опорного напряжения помогает осуществлять прецизионный контроль за возможными амплитудными девиациями протокола. К примеру, в RSL, "1" соответствует промежутку 1.2-1.0 В, а уровень логического при использовании полосы опорного напряжения 1.4 В, уровень логической "0" - 1.6-1.8 В. Потому значение 1.2 В можно считать "1", а уровень 1.6 В - "0", при этом настоящая логическая дискретность является точка пересечения настоящего и дополняющего сигналов (V сейчас составляет всего-навсего 0.4 В. Контрольным порогом срабатывания - cross-point), уровень которой составляет 50% от разности уровня опорного напряжения и порога переключения меж активными уровнями, дозволяет не только лишь восполнить задержки на переключение, да и оговоренных сигнальным протоколом. Данная псевдодифференциальная схема существенно понизить влияние ЭМИ за счет уменьшения продолжительности шума коммутации сигнала. к уровню высочайшего напряжения (HVR - High Voltage Rail), который канал Так, в отличие от протокола EDO DRAM (5V-LVTTL), SDRAM (3.3V-LVTTL) и DDR SDRAM (SSTL_2.5), сигнальные полосы RDRAM (RSL) параллельно терминированы интерпретирует как логический "0", и к уровню низкого напряжения (LVR - Low Voltage Rail) - логическая "1". Таковым образом, используя инверсную Чтоб вывести все единицы, микросхема потребляет требуемое количество логику, при передаче нулей устройство RDRAM полностью не потребляет ток. тока от собственного текущего состояния, генерируя напряжение, соответственное низкому уровню. Этот способ терминирования учитывает минимальную типичную уровней в/из микросхемы памяти. Сигнальный интерфейс канала приема/передачи рассеиваемую мощность ввода/вывода при передаче случайных логических также просит терминирующего (V ) одним-единственным источником - регулятором напряжения (Voltage Generator) напряжений для согласования протоколов, оба которых могут быть сгенерированы системы. Как традиционно, для развязки экранирующих и энергетических зон употребляются Capacitor), и параллельно блокировочные (сглаживающие, шунтирующие) емкости поочередно 100nF высокочастотные проходные конденсаторы (Bypass (Bulk Capacitor) огромных номиналов - 1 µF и 100 µF. Терминирующие резисторы должны быть согласованы с полным сопротивлением канала - быть поверхностными (SMD - Surface Mount Device) либо дискретными (DMD традиционно 25 Ом и 50 Ом. Типы упаковки применяемых сопротивлений могут - Discrete Mount Device) - типа 0603 либо 0805. Номиналы, огромные, чем 0805, использовать не рекомендуется, так как на больших частотах Оценить перспективность рассматриваемых современных протоколов можно их собственная индуктивность делает внедрение данного типа неэффективным. также с помощью определенных фактов. Для логики 1.8V-RSL выходная мощность на одном выводе, при условии, что контроллер записывает все "1" всех "0" (малая перегрузка) - 0 mW на трассу, при случайной (критическая нагрузка) составит 16 mW на трассу, при условии записи записи "0" и "1" (средняя мощность) - 8 mW. При подобных критериях, принимая во внимание, что суммарная емкостная и 10 pF на два вывода микросхемы памяти) на одну линию "контроллер-микросхема" перегрузка составляет 20 pF (5pF на вывод контроллера, 5 pF на трассу и частота коммутации системной шины составляет 100 МГц, используя LVTTL-протокол, имеем: 10.9 мВт при критической нагрузке, 0 мВт при Для протокола SSTL_2 данные характеристики составят: 16 мВт при наибольшей малой перегрузке, средняя мощность - 5.5 мВт. перегрузке, при малой перегрузке - 14.2 мВт и средняя мощность - 15.1 мВт. Обычные и критические уровни сигналов, присутствующие на выводах Как традиционно, для развязки экранирующих и энергетических зон употребляются поочередно 100nF высокочастотные проходные конденсаторы (Bypass Capacitor), и параллельно блокировочные (сглаживающие, шунтирующие) емкости (Bulk Capacitor) огромных номиналов - 1 µF и 100 µF. Терминирующие резисторы должны быть согласованы с полным сопротивлением канала - традиционно 25 Ом и 50 Ом. Типы упаковки применяемых сопротивлений могут быть поверхностными (SMD - Surface Mount Device) либо дискретными (DMD - Discrete Mount Device) - типа 0603 либо 0805. Номиналы, огромные чем 0805, использовать не рекомендуется, так как на больших частотах их собственная индуктивность делает внедрение данного типа неэффективным. микросхем, являются промежными относительно LVTTL и SSTL уровней. Масштабное возникновение протоколов разновидностей SSTL и LVTTL существует удалены, как таковые, но эти модификации имеют достаточно маленькое там, где номиналы резисторов могут быть уменьшены либо на сто процентов значение запаса времени (Timing Margins) и препятствуют переходу на наиболее совершенные высокочастотные разработки и проекты. Маломощный разрабам высшую упругость, маленький уровень рассеиваемой мощности интерфейс DRAM при наиболее действенной ширине полосы пропускания представляет и переход на принципиально новейшие технологические процессы производства чипов и способы упаковки микросхемы. Rambus (RMC - Rambus Memory Controller), внедрение данной технологии дозволяет отрешиться от спец Потому, к примеру, в неких высокоэффективных версиях контроллера жаростойкого корпуса. Чтоб уменьшить потребляемую мощность и, как следствие, уровень рассеиваемого тепла, микросхемы Concurrent и Direct питанием и рекалибровки цепей, что увеличивает эффективность их использования, RDRAM имеют собственные внутренние "интеллектуальные" блоки управления делает все условия для наибольшей экономии потребляемой энергии и уменьшает влияние 3s-вариаций. многоуровневый RSL сигнальный протокол QRSL (Quad RSL), основанный Отдельного упоминания заслуживает принципиально улучшенный на использовании кода Грэя (Gray). Смысл его внедрения сводится к тому, что удвоить пропускную способность можно не только лишь временным нарастающий и спадающие фронты являются старт-позициями для приема-передачи "уплотнением" сигналов данных относительно синхросигнала, где бита данных (разработка DDR: DDR SDRAM, RDRAM, SLDRAM, RLDRAM), а и кодировкой логических состояний. При всем этом сопоставимость по уровням с протоколом RSL_1.8 на сто процентов сохраняется, Сейчас логические уровни смотрятся последующим образом: 00 - 1.8 но добавляются еще два промежных для кодировки двухбитных последовательностей. В (V ), 01 - 1.53 В, 11 - 1.27 В, 10 - 1.00 В. Так как контроля девиаций, то кроме уже имеющегося в RSL основного V высокоточные логические уровни требуют неотклонимого присутствия линий =1.4 В (сейчас 01-11), в QRSL введены еще два доп уровня опорного =1.67 В (00-01) и V напряжения: V =1.13 В (11-10) - так именуемые псевдодифференциальные приемники с 3-мя приема-передачи данных можно достигнуть и способом кодировки последовательностей. разными точками входа опорного напряжения. Таковым образом, уплотнение Другими словами, при использовании SDR-интерфейса сигнала с применением протокола QRSL можно достигнуть фактического удвоения пропускной возможности. Ежели применять к тому же DDR-интерфейс, то можно получить 4bit "отдачу" разность меж примыкающими логическими уровнями составляет около 267 мВ. за один такт. Сейчас при разности верхней и нижней точки в 800 мВ, При всем этом импеданс разрабатываемой системы должен составлять неординарные 40W. Естественно, что таковая модификация востребует неких дополнений конец (применяется еще с момента RSL), и новейшие цепи управления (Driver) в общий интерфейс подсистемы - это и терминирование строго в один и приема (Receiver), включающие встроенные приемники, и общий дифференциальный синхросигнал, верно синхронизирующий данные на схожей всю свою привлекательность, новенькая разработка нацелена в первую с RSL частоте, и, в конце концов, общий двунаправленный канал. Невзирая на очередь на игровые приставки и аркадные автоматы, но не исключена возможность использования данной технологии в подсистемах ПК с замкнутым в видеоадаптерах. циклом синхронизации без способности модульного расширения - к примеру, В конце концов, как пример современной концепции протоколов, разглядим двухуровневую логику Quad Seri-alizer/Deserializer (Q-SerDes), которая относится типа "чип-чип" либо соединений второго плана (BackPlane Interconnect), быстрее к коммуникационным протоколам и создана для соединений поддерживая интерфейс Plesichronous - и Mesochronous-систем. Это дает возможность, к примеру, реализации высокоскоростной магистрали для многочиповых поддерживаемых каналов, и, как итог, подключаемых модулей памяти. решений - соединение пары ядер управления для расширения количества Но, как считает Rambus, данный протокол отыщет свое применение, в основном, в сетевом оборудовании. четырехканальное библиотечное макроядро (QRSC - Quad Rambus SerDes Аппаратным "сердечком" протокола является масштабируемое Cell), принадлежащее семейству специфичных встроенных цепей (ASIC) - прямой аналог макроядра интерфейса RDRAM (RAC), содержащий терминирована к встроенной в чип параллельной перегрузке 50-75 четыре передающих и четыре приемных канала, любая линия которых раздельно W. Новая разработка интеграции макроядра поочередных коммуникаций RSC (Rambus SerDes Cell) предоставляет возможность асинхронного обмена уровня рассеиваемой мощности. К главным особенностям этого протокола данными меж 2-мя управляющими контроллерами с обеспечением малого относятся: настоящий дифференциальный низковольтный программируемый размах логических уровней (±500 мВ), программируемый поочередный установка значения выходного тока с помощью наружного опорного резистора, токовый передатчик, цепи управления текущего контроля состояния выходов, контроль девиации импеданса канала 50W дифференциально (20 мА драйвера), кодирование/декодирование данных строго по тактовому импульсу по приемо-передатчиков, содержащие поочередные цепи обратной связи, схеме типа 8В/10В. Независящие блоки ре-калибровки синхронизации повсевременно выслеживают разные причины девиации синхросигнала, "перестраивая" его, и поддерживают режим задержки "линковки" приемных (RX) предполагается строго однонаправленное соединение топологии типа и передающих (TX) каналов с интервалом, наименее чем 5 нс. Не считая этого "точка-точка", передающие множественные биты, применение вправду настоящей дифференциальной логики, где употребляется два передающих (CFM-аналог) и приемных (CTM-аналог) синхросингалов не вывода для приемника и передатчика на один сигнал. Независящие источники непременно должны генерировать строго однообразные синхроимпульсы, но они должны употреблять как можно наименьший временной "разброс". задатчики частоты (Embedded Clock Source) со значениями 250 MГц либо Так, Q-SerDes, в отличие от других протоколов, употребляет внутренние 312.5 MГц. При всем этом достигается пропускная способность в 250 Mбит/с либо 312.5 Mбит/с на один вывод. Но, с учетом параллельного интерфейса на сдвиговые регистры, пропускная способность растет в 10 раз. соединения приемо-передатчиков, передающих 10bit кодированные данные Терминирование, ставшее неотклонимым в современных ВЧ-проектах, в данном случае имеет внутреннюю программируемую реализацию средством Переход на такового рода сигнальные протоколы связан с неуввязками ранее упомянутого наружного опорного резистора. технологического нрава: снижение питания значит переход на другую норму производства кристаллов, что предугадывает переоснащение аппаратура для контроля над операциями, осциллоскопы для снятия тайминговых производственных мощностей. Как следствие этого, требуется спец черт "зондируемого" чипа и особые имитаторы критических критерий. Огромное значение имеет время "зондирования", или специально разработанные серийные тестеры, что, в конечном итоге, так как для его уменьшения будет нужно или огромное количество осциллоскопов, также значит удорожание конечного продукта. Не считая этого, новенькая разработка производства обязана быть освоена и технически реализуема, что подразумевает - высокоточный контроль и очень высшую культуру производства. как можно больший процент выхода годных с одной пластинки, а означает В конце концов, введение в интерфейс DRAM доп сигналов тестирования, управления и контроля, присутствие которых безизбежно в современных раз стоимость, которую мы платим за преодолеваемые трудности… ВЧ-проектах, наращивает сложность конечного изделия, а означает в очередной